項目 | SEM-D處理組件 | VPX信號處理模塊 | 數字信號處理組件 |
處理單元 | 主處理器：XC7V690T | 主處理器：XC7VX690T 協(xié)處理器：XC7Z035 | 主處理器：XilinxXC7K325T/410T |
采集通道 | ADC：單通道5GHz或雙通道2.5GHz，量化位數10bit DAC：單通道5GHz或雙通道2.5GHz，量化位數12bit | ADC：單通道5GHz或雙通道2.5GHz，量化位數10bit DAC：單通道5GHz或雙通道2.5GHz，量化位數12bit 低速ADC：雙通道40MHz，量化位數12bit | ADC08X3000：單通道2.4GHz，量化位數8bit，輸入頻率范圍1.8GHz±500MHz AD9637：雙通道40MHz，量化位數12bit |
板上緩存 | QDRII位寬72bit，容量142Mbit，時鐘400MHz | 主處理器外掛2組64bit DDR3， 時鐘500MHz 協(xié)處理器外掛1組32bit DDR3 | QDRII位寬36bit，容量72Mbit，時鐘500MHz |
時鐘 | 支持板載時鐘、外部輸入參考時鐘、外部輸入采樣時鐘 | 支持板載時鐘、外部輸入參考時鐘、外部輸入采樣時鐘 | 支持100MHz板載時鐘、外部輸入參考時鐘 |
背板數 據連接 | GTX(2X)，速率3.125Gbps RapidIO(1X)，速率3.125Gbps LVDS(20X)，速率200MHz DDR MLVDS(7X)，速率100MHz 6路LVTTL 2路CAN總線 | P1：4xRapidIO v2.0來自主處理器 P1：4xPCIe v2.0來自主處理器 P2：2組8x高速串行接口來自主處理器； P3：32xLVDS信號來自主處理器，收發(fā)方向可設置，其中2路時鐘輸入P3：1組8x LVTTL來自主處理器，收發(fā)方向可設置 | J30J-37ZK外部數據接口： LVTTL輸入：9路，速率1Mbps LVTTL輸出：18路，速率1Mbps RS422：1路，速率115200bps |
背板射頻 連接 | 中頻信號輸入：2路 中頻信號輸出：2路 參考時鐘輸入：1路 | 中頻信號輸入：2路 中頻信號輸出：2路 低速信號輸入：2路 參考時鐘輸入：1路 | 中頻信號輸入：1路 中頻信號輸出：1路 參考時鐘輸入：1路 模擬低速輸入：2路 北斗定位信號輸入：1路 |
供電 | 工作電壓：DC+28V 功耗：小于45W | 工作電壓：DC+12V，+5V功耗：小于60W | 工作電壓：DC+12V 功耗：小于30W |
前面板J30J 連接器 | JTAG調試接口 1路RS232來自處理器 | 1路以太網來自協(xié)處理器 JTAG調試接口 1路RS232來自協(xié)處理器 | J30J-15ZK調試接口：FPGA-JTAG調試接口 RS232：1路自定義 GPIO：3路 |
工作環(huán)境 | 工作溫度：-40℃～+55℃ 存儲溫度：-50℃～+65℃ | 工作溫度：-40℃～+55℃ 存儲溫度：-50℃～+65℃ | 工作溫度：-40℃～+55℃ 存儲溫度：-50℃～+65℃ |
外觀結構 | 標準SEM-D結構，149.4mm×122.7mm×24mm 支持導冷散熱 | 標準6U VPX 支持風冷/導冷散熱 | 242mm×200mm×27mm |
典型應用 | 雷達信號模擬 雷達干擾產生 | 雷達信號模擬 雷達干擾產生 | 雷達信號模擬 雷達干擾產生 |
